1、負(fù)責(zé)ASIC芯片從RTL到GDSII的詳細(xì)物理設(shè)計與驗證工作，包括物理架構(gòu)規(guī)劃，布局布線、電源規(guī)劃、時鐘樹綜合、時序收斂、物理驗證、電源網(wǎng)絡(luò)分析和低功耗設(shè)計等，在PPA（性能、功耗、成本）達(dá)成、設(shè)計/工藝窗口匹配等方面提供有競爭力的解決方案；
2、負(fù)責(zé)ASIC芯片DFT設(shè)計及驗證，對測試成本、測試覆蓋率、失效率、交付時間負(fù)責(zé)，提供有競爭力的測試向量及解決方案
"1、微電子、計算機、通信工程、數(shù)學(xué)、自動化、材料、物理等相關(guān)專業(yè)本科及以上學(xué)歷；
2、符合如下任一條件者優(yōu)先：
（1）熟練掌握深亞微米后端物理設(shè)計流程，了解Synopsys/Cadence等數(shù)字芯片物理設(shè)計工具、Calibre等物理驗證工具及PT等時序驗證工具；
（2）熟悉數(shù)字芯片DFT或前端邏輯設(shè)計流程，熟悉verilog等數(shù)字電路硬件描述設(shè)計語言，了解或能使用 Synopsys或 Mento
2、負(fù)責(zé)ASIC芯片DFT設(shè)計及驗證，對測試成本、測試覆蓋率、失效率、交付時間負(fù)責(zé)，提供有競爭力的測試向量及解決方案
"1、微電子、計算機、通信工程、數(shù)學(xué)、自動化、材料、物理等相關(guān)專業(yè)本科及以上學(xué)歷；
2、符合如下任一條件者優(yōu)先：
（1）熟練掌握深亞微米后端物理設(shè)計流程，了解Synopsys/Cadence等數(shù)字芯片物理設(shè)計工具、Calibre等物理驗證工具及PT等時序驗證工具；
（2）熟悉數(shù)字芯片DFT或前端邏輯設(shè)計流程，熟悉verilog等數(shù)字電路硬件描述設(shè)計語言，了解或能使用 Synopsys或 Mento
職位類別： 集成電路IC設(shè)計
舉報溫馨提示
- 你可能感興趣的職位
- 最近瀏覽記錄
-
30-100萬/年
-
1.5-2.5萬/月
-
1.9-2.2萬/月
-
2-2.5萬/月
-
1.5-2.5萬/月
-
2-3萬/月
-
1.5-2.5萬/月
-
2-2.5萬/月
暫沒有相關(guān)信息
- 公司規(guī)模：100-499人
- 公司性質(zhì)：0
- 所屬行業(yè)：電力、電氣、自動化、熱力、鍋爐、照明、電池、電源、電纜、光電等
- 聯(lián)系人：吳海燕
- 手機：會員登錄后才可查看
- 郵箱：會員登錄后才可查看
- 郵政編碼：
工作地址
- 地址：深圳市南山區(qū)桃源街道福光社區(qū)留仙大道3370號南山智園崇文園區(qū)3號樓3003
